• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    提出了一種高壓電晶體裝置及形成高壓電晶體裝置的方法。根據本發明實施例的高壓電晶體裝置包括耦接於漏區和源區之間的螺旋阻性場板，以及多個第一場板，位於螺旋阻性場板上方並通過第一介電層與之隔離，其中所述多個第一場板相互隔離，其中的起始第一場板與高壓電晶體裝置的源電極連接，並且每一個第一場板均覆蓋所述螺旋阻性場板中的一段或多段。根據本發明實施例的高壓電晶體裝置不僅具有較高的穩態擊穿電壓和較低的導通電阻，而且具有較高的動態擊穿電壓。
    公开号:TW201310651A
    申请号:TW101127761
    申请日:2012-08-01
    公开日:2013-03-01
    发明作者:Donald Disney；Ognjen Milic；Kun Yi
    申请人:Monolithic Power Systems Inc；
    IPC主号:H01L29-00
    专利说明:
    高壓裝置及其製造方法
    相關引用本發明要求2011 年 8 月 1 日在美國提交的第13/195,199 號專利申請的優先權和權益，並且在此包含了該申請的全部內容。本發明的實施例涉及半導體裝置，尤其涉及高壓電晶體裝置。
    高壓電晶體廣泛應用於各種工業電子設備及消費電子設備的集成高壓電源管理電路中。這種高壓電源管理電路的輸入電壓可能高到例如1000V，因此，當高壓電晶體作為功率電晶體被應用於這種高壓電源管理電路中時，其應該具有較高的擊穿電壓（breakdown voltage）以提高電源管理電路的工作穩定性，其同時應該具有較低的導通電阻（on-resistance）以改進電源管理電路的工作效率。通常，可以通過增大高壓電晶體中位於漏區與源區之間的漂移區的摻雜濃度來降低高壓電晶體的導通電阻。然而，漂移區摻雜濃度的增大使其更難於被耗盡，從而會導致高壓電晶體的擊穿電壓降低。因此，希望提供一種高壓電晶體裝置，其可以不必犧牲擊穿電壓便具有較低的導通電阻。另外，應用於高壓電源管理電路中的高壓電晶體通常需要進行導通/關斷的交替轉換，其間該高壓電晶體可能經受很大並且較快的漏源電壓（drain-to-source voltage）變化。例如，當高壓金屬氧化物半導體電晶體（MOS電晶體）從導通狀態切換到關斷狀態時，其漏極電壓可能在非常短的時間內（比如，小於1ms）從一個較低的電壓（比如，0V~20V之間）很快升高到較高的電壓（比如，高於400V），這很可能會導致該高壓MOS電晶體在切換過程中還未建立起具有和其穩態情況下一樣高的承受高電壓能力的情況下便被擊穿了。因而，還希望提供一種高壓電晶體裝置，其能夠在導通/關斷的轉換過程中經受住這種大而快的瞬態漏源電壓變化而不被損壞，即該高壓電晶體應該具有較高的動態擊穿電壓。
    針對現有技術中的一個或多個問題，本發明的實施例提供一種高壓電晶體裝置及其製造方法。在本發明的一個方面，提出了一種高壓電晶體裝置，包括：半導體層，具有第一導電類型；源區，具有與該第一導電類型相反的第二導電類型，該源區形成於所述半導體層中；漏區，具有所述的第二導電類型，該漏區形成於所述半導體層中，與所述源區相分離；第一隔離層，位於源區和漏區之間的所述半導體層上；第一阱區，具有所述的第二導電類型，形成於所述漏區的週邊，向所述源區延伸，但與所述源區相分離；柵區，位於靠近源區一側的所述第一隔離層上；螺旋阻性場板，位於漏區和柵區之間的所述第一隔離層上，具有第一端和第二端；第一電介層，覆蓋所述源區、漏區、第一隔離層、柵區及螺旋阻性場板；源電極，耦接所述源區和所述阻性場板的第一端；漏電極，耦接所述漏區和所述阻性場板的第二端；以及多個第一場板，圍繞所述源電極排列於所述第一電介層上，從源電極開始，朝漏電極的方向延伸，其中，所述多個第一場板相互隔離，其中的起始場板與所述源電極連接，並且所述多個第一場板中的每一個均覆蓋所述阻性場板中的一段或多段。根據本發明的實施例，所述第一阱區包括多個具有所述第二導電類型的摻雜區，其中每個摻雜區具有與其餘摻雜區不同的摻雜濃度。在一個實施例中，所述多個具有第二導電類型的摻雜區在離漏區最近到離漏區最遠的方向上具有逐步降低的摻雜濃度。根據本發明的實施例，所述高壓電晶體裝置可以進一步包括第二阱區，該第二阱區具有所述第一導電類型，並且形成於所述源區的週邊。根據本發明的實施例，所述高壓電晶體裝置可以進一步包括體接觸區，形成於所述源區附近，具有所述第一導電類型，並且與所述源電極耦接。在另外的實施例中，所述高壓電晶體裝置可以進一步包括獨立於源電極和樓電極的體接觸電極，這時，所述體接觸區可以耦接所述體接觸電極，而不再耦接源電極。根據本發明的實施例，所述高壓電晶體裝置可以進一步包括第三阱區，形成於所述第一阱區的下方，具有所述第一導電類型，並具有比所述半導體層更高的摻雜濃度。根據本發明的實施例，所述螺旋阻性場板的第一端還可以耦接所述柵區，而不再耦接所述源電極及源區。根據本發明的實施例，所述高壓電晶體裝置可以進一步包括厚介電層，覆蓋所述第一阱區的一部分，將漏區橫向地與柵區及源區隔離，其中，所述柵區的一部分可以延伸至所述厚介電層之上；並且所述阻性螺旋場板形成於所述厚介電層之上，而不再是形成於所述第一隔離層上。根據本發明的實施例，所述高壓電晶體裝置可以進一步包括第二介電層，覆蓋所述第一介電層及所述多個第一場板；及多個第二場板，圍繞所述源電極排列於所述第二電介層上，從源電極開始，朝漏電極的方向延伸；其中，所述多個第二場板相互隔離，其中的起始第二場板所述源電極連接，並且每個第二場板分別對應連接位於其下方的第一場板，每個第二場板延伸至與對應連接於該第二場板的第一場板相鄰的第一場板上方。在本發明的另一方面，提出了一種形成高壓電晶體裝置的方法，包括：提供具有第一導電類型的半導體層的步驟；在所述半導體層中形成具有第二導電類型的第一阱區的步驟，其中所述第二導電類型與所述第一導電類型相反；在所述第一阱區中形成具有所述第二導電類型的漏區的步驟；在所述半導體層中形成具有所述第二導電類型的源區的步驟；在位於源區和漏區之間的所述半導體層上形成第一隔離層的步驟；在靠近源區一側的所述第一隔離層上形成柵區的步驟；在位於漏區和柵區之間的所述第一隔離層上形成螺旋阻性場板的步驟，其中所述螺旋阻性場板包括第一端和第二端；形成覆蓋所述源區、漏區、第一隔離層、柵區及螺旋阻性場板的第一介電層的步驟；形成源電極和漏電極的步驟，其中源電極耦接所述源區及所述螺旋阻性場板的第一端，漏電極耦接所述漏區及所述螺旋阻性場板的第二端；在所述第一介電層上形成多個第一場板的步驟，其中所述多個第一場板圍繞所述源電極排列，從源電極開始，朝漏電極的方向延伸，並且所述多個第一場板相互隔離，其中的起始場板與所述源電極連接，並且每一個第一場板均覆蓋所述阻性場板中的一段或多段。據本發明的實施例，在所述半導體層中形成所述第一阱區的步驟可以包括：在所述半導體層中形成多個具有所述第二導電類型的摻雜區，其中每個摻雜區具有與其餘摻雜區不同的摻雜濃度。在一個實施例中，所述多個具有第二導電類型的摻雜區在離漏區最近到離漏區最遠的方向上具有逐步降低的摻雜濃度。根據本發明的實施例，所述形成高壓電晶體裝置的方法可以進一步包括在所述源區周圍形成第二阱區的步驟，其中所述第二阱區具有所述的第一導電類型。根據本發明的實施例，所述形成高壓電晶體裝置的方法可以進一步包括在所述源區附近形成具有所述第一導電類型的體接觸區的步驟，其中所述體接觸區與所述源電極耦接。在一個實施例中，該方法還可以進一步包括形成體接觸電極的步驟；其中，所述體接觸電極與所述漏電極及源電極分離，所述體接觸區可以與所述體接觸電極耦接，而不再與所述源電極耦接。根據本發明的實施例，所述形成高壓電晶體裝置的方法可以進一步包括在所述第一阱區下方的所述半導體層中形成第三阱區的步驟，其中，所述第三阱區具有所述的第一導電類型，並且其摻雜濃度高於所述半導體層的摻雜濃度。根據本發明的實施例，所述形成高壓電晶體裝置的方法可以進一步包括形成柵電極的步驟，其中所述柵電極耦接所述柵區，並且所述螺旋阻性場板的第一端耦接所述柵電極，而不再耦接所述源電極。根據本發明的實施例，所述形成高壓電晶體裝置的方法可以進一步包括在所述第一阱區的一部分上形成厚介電層的步驟，其中所述厚介電層橫向地將漏區與柵區及源區隔離，所述柵區的一部分可以延伸至所述厚介電層上，所述螺旋阻性場板形成於所述厚介電層上，而不再是形成於所述第一隔離層上。根據本發明的實施例，所述形成高壓電晶體裝置的方法可以進一步包括形成第二介電層以覆蓋所述第一介電層及所述多個第一場板的步驟；以及在所述第二介電層上形成多個第二場板的步驟，其中所述多個第二場板圍繞所述源電極排列於所述第二電介層上，從源電極開始，朝漏電極的方向延伸，並且所述多個第二場板相互隔離，其中的起始第二場板與所述源電極連接，每個第二場板分別對應連接位於其下方的第一場板，而且每個第二場板延伸至與對應連接於該第二場板的第一場板相鄰的第一場板上方。利用上述方案，根據本發明實施例的高壓電晶體裝置不僅具有較高的穩態擊穿電壓和較低的導通電阻，而且具有較高的動態擊穿電壓。
    下面將詳細說明本發明的一些實施例。在接下來的說明中，一些具體的細節，例如實施例中的具體電路結構和這些電路元件的具體參數，都用於對本發明的實施例提供更好的理解。本技術領域的技術人員可以理解，即使在缺少一些細節或者其他方法、元件、材料等結合的情況下，本發明的實施例也可以被實現。在本發明的說明書及權利要求書中，若採用了諸如“左、右、內、外、前、後、上、下、頂、之上、底、之下”等一類的詞，均只是為了便於描述，而不表示元件/結構的必然或永久的相對位置。本領域的技術人員應該理解這類詞在合適的情況下是可以互換的，例如，以使得本發明的實施例可以在不同於本說明書描繪的方向下仍可以運作。此外，“耦接”一詞意味著以直接或者間接的電氣的或者非電氣的方式連接。第1A圖示出了根據本發明一個實施例的高壓電晶體裝置100的縱向剖面示意圖。該高壓電晶體裝置100包括：半導體層101，具有第一導電類型（例如: 第1A圖中示意為P型）；源區102，具有與該第一導電類型相反的第二導電類型（例如: 第1A圖中示意為N型），該源區102形成於所述半導體層101中，並且具有重摻雜濃度（例如：第1A圖中以N+區表示）；漏區103，具有所述的第二導電類型，該漏區103形成於所述半導體層101中，與所述源區102相分離，並具有重摻雜濃度（例如：第1A圖中以另一個N+區表示）；第一隔離層104，形成在位於源區102和漏區103之間的所述半導體層101上；第一阱區105，具有所述的第二導電類型，該第一阱區105形成於所述漏區103的週邊，向所述源區102延伸，但與所述源區102相分離；柵區106，位於靠近源區102一側的所述第一隔離層104之上；螺旋阻性場板107，形成在位於漏區103和柵區106之間的所述第一隔離層104上，該螺旋阻性場板107具有第一端和第二端；第一電介層108，覆蓋所述源區102、漏區103、第一隔離層104、柵區106及螺旋阻性場板107；源電極109，耦接所述源區102和所述阻性場板107的第一端；漏電極110，耦接所述漏區103和所述阻性場板107的第二端；柵電極（第1A圖中未示出），耦接所述柵區106；以及多個第一場板1111~1114，圍繞所述源電極109排列於所述第一電介層108上，從源電極109開始，朝漏電極110的方向延伸；其特徵在於，所述多個第一場板1111~1114相互隔離，其中的起始場板（例如：第1A圖中所示的場板1111）與所述源電極109連接，並且所述多個第一場板1111~1114中的每一個均覆蓋所述阻性場板107中的一段或多段（如第1A圖所示）。第1B圖示出了對應於第1A圖中所示高壓電晶體裝置100的俯視示意圖。參考第1A圖和第1B圖，可以看到，當前的實施例示出了四個第一場板1111~1114，並且圖中用等寬度、等間距的同心圓環示意。然而，在其他實施例中，每個第一場板的寬度可以不同，每兩個相鄰第一場板之間的間距也可以不同，並且所述多個第一場板的數目也可以根據需要而調整，以使高壓電晶體裝置100的性能在具體應用中最優化。例如，在一個實施例中，所述多個第一場板1111~1114可能具有不同的寬度，第一場板1111~1114的寬度依次大約為6μm、5μm、5μm、3.5μm，每兩個相鄰場板間的距離大約為0.5μm。在一個實施例中，所述多個第一場板的數目不同於四個，例如，所述多個第一場板在位於源電極109和漏電極110之間的所述第一電介層108上幾乎排列滿了，從源電極109開始，朝漏電極110的方向延伸，其中的起始第一場板與源電極109相連接，結束第一場板（例如：第1A圖中所示的場板1114）與漏電極110鄰近並且與漏電極110之間形成容性耦合。在另外的實施例中，所述多個第一場板可以具有非同心圓環的布圖排列，例如，可以為多邊形或其他不規則形狀。比如，在一個具有交叉指狀結構的高壓電晶體中，所述多個第一場板可以具有交叉指狀的布圖排列。根據本發明的一個實施例，可以採用第一介電材料將所述多個第一場板1111~1114彼此隔離。例如，所述多個第一場板1111~1114彼此間可以通過一個鈍化層（第1A圖中未示出）來隔離。根據本發明的一個實施例，所述第一隔離層104可以包括二氧化矽層。根據本發明的其他實施例，所述第一隔離層104可能包括與裝置製造工藝相相容的其他隔離材料。根據本發明的一個實施例，柵區106可以包括摻雜的多晶矽。根據本發明的其他實施例，柵區106可能包括與裝置製造工藝相相容的其他導電材料（例如：金屬、其他半導體、半金屬、和/或它們的組合物）。因此，這裏的“多晶矽”意味著涵蓋了矽及除矽以外的其他類似材料及其組合物。根據本發明的一個實施例，螺旋阻性場板107可以包括一個長窄帶電阻，其由中等阻抗到高阻抗的多晶矽形成，並且呈螺旋狀排布在漏區103和柵區106之間。根據本發明的一個實施例，所述螺旋阻性場板107的每一段的寬度可以為0.4μm~1.2μm，每一段之間的間距可以為0.4μm~1.2μm。根據本發明的其他實施例，螺旋阻性場板107可以採用其他常用方法實現。事實上，在其他的實施例中，螺旋阻性場板107並不一定是螺旋狀的，而可以是迂迴在漏區103和柵區106之間。在一些實施例中，螺旋阻性場板107可以包含直段，以用來圍住帶有曲角的矩形區域。因此，“螺旋阻性場板”只是描述性的，並不明示或暗示場板107一定具有螺旋形狀。根據本發明的一個實施例，所述多個第一場板1111~1114可以包括金屬場板。根據本發明的其他實施例，所述多個第一場板1111~1114可以包括由其他導電材料形成的其他導電性場板。由此可見，根據本發明的各實施例及其變型實施方式，螺旋阻性場板107可以看作類似於耦接在漏區103和源區102之間的一個大電阻。這樣，在高壓電晶體裝置100處於關斷狀態並且漏電極109施加有高電壓的情況下，螺旋阻性場板107僅允許有很小的洩漏電流從漏區103流到源區102。另外，當漏電極109上施加有高電壓時，螺旋阻性場板107有助於在漏區103和源區102之間的第一阱區105表面上建立起呈線性分佈的電壓。這種呈線性分佈的電壓可以使第一阱區105中建立起均勻的電場分佈，從而有效緩減第一阱區105中強電場區域的形成，使高壓電晶體裝置100的擊穿電壓得到提高。再者，螺旋阻性場板107有助於第一阱區105的耗盡。在這種情況下，與不具有螺旋阻性場板107的情況相比，第一阱區105可以具有更高的摻雜濃度，從而使高壓電晶體裝置100的導通電阻能夠有效地降低，而不會導致擊穿電壓的降低。根據本發明的各實施例及其變型實施方式，所述多個第一場板1111~1114之間相互形成容性耦合，所述多個第一場板1111~1114中的每一個與螺旋阻性場板107的一段或者多段之間也形成容性耦合。由於所述多個第一場板~1114中的起始場板1111與源電極109相連接，因而螺旋阻性場板107的第一端被容性耦合到源電極109（即：螺旋阻性場板107的第一端被容性耦合到源極電位，例如，若源電極109耦接到地電位，則螺旋阻性場板107的第一端被容性耦合到地電位）。根據本發明的各實施例及其變型實施方式，所述多個第一場板1111~1114有助於提高高壓電晶體裝置100的動態擊穿電壓，即提高高壓電晶體裝置100對大而快的瞬態漏源電壓變化的承受能力。這是因為：所述多個第一場板1111~1114不僅相互形成容性耦合，而且還與螺旋阻性場板107形成容性耦合，當漏源電壓發生快速瞬態變化時，這些場板可以很快相互作用以使所述第一阱區105的表面在很短時間內建立起足夠的呈線性分佈的電壓，從而增大高壓電晶體裝置100的動態擊穿電壓。根據本發明的一個實施例，高壓電晶體裝置100可以進一步包括第二阱區112（仍參考第1A圖），該第二阱區112具有所述第一導電類型，並且形成於所述源區102的週邊（例如：第1A圖中示意為P型體區）。第二阱區112可以具有比半導體層101更高的摻雜濃度，從而有助於提高高壓電晶體裝置100的閾值電壓，並且降低第一阱區105和源區102之間洩漏擊穿的可能性。根據本發明的一個實施例，高壓電晶體裝置100可以進一步包括體接觸區113（仍參考第1A圖），形成於源區102附近，具有所述第一導電類型並且摻雜濃度較高（例如：第1A圖中示意為P+區）。在一個實施例中，體接觸區113可以耦接源電極109，如第1A圖中所示。在另外的實施例中，高壓電晶體裝置100可以進一步包括獨立的體接觸電極，這樣，體接觸區113可以不耦接源電極109，而耦接體接觸電極，從而使源區102可能可以比體接觸區113承受更高的電壓。根據本發明的一個實施例，高壓電晶體裝置100可以進一步包括第三阱區101W，形成於第一阱區105下方，具有所述第一導電類型，並具有比半導體層101更高的摻雜濃度。第三阱區101W有助於提高趨向於漏區103一側的夾斷效果。因此，與沒有第三阱區101W時相比，第一阱區105的摻雜濃度可以被進一步增大，從而意味著可以在避免降低高壓電晶體裝置100的擊穿電壓的情況下，進一步減小高壓電晶體裝置100的導通電阻。根據本發明的一個實施例，螺旋阻性場板107的第一端可以耦接柵區106或者體接觸區113，作為將其耦接到源區102的兩種替代連接方式。第2圖示出了根據本發明另一實施例的高壓電晶體裝置200的縱向剖面示意圖。為了簡明且便於理解，高壓電晶體裝置200中的那些功能上與在高壓電晶體裝置100中相同的同樣或類似的元件或結構沿用了相同的附圖標記。如第2圖所示，第一阱區105可以包括多個具有第二導電類型的摻雜區，其中每個摻雜區可以具有與其餘摻雜區不同的摻雜濃度。在一個實施例中，所述多個具有第二導電類型的摻雜區在離漏區最近到離漏區最遠的方向上具有逐步降低的摻雜濃度。例如：離漏區最近的摻雜區可能具有比漏區摻雜濃度稍低的摻雜濃度，離漏區較遠的摻雜區可能具有比離漏區較近的摻雜區稍低的摻雜濃度。這樣，可以在避免降低高壓電晶體裝置200的擊穿電壓的情況下，進一步減小高壓電晶體裝置200的導通電阻。這是因為：離源區102側較近的第一阱區105具有較低的摻雜濃度，因而可以降低源區102附近被過早擊穿的可能性。在如第2圖所示的示例性實施例中，第一阱區105被示意為包括四個具有第二導電類型的摻雜區1051~1054。作為一個例子，如果漏區103被重摻雜且摻雜濃度大於1×1019cm-3，則緊挨漏區103的摻雜區1051具有大約為4×1012cm-3的摻雜濃度，其餘摻雜區1052、1053和1054的摻雜濃度依次大約為3×1012cm-3、2×1012cm-3和1×1012cm-3。本領域的技術人員可以理解，所述多個具有第二導電類型的摻雜區的數目、其各自的摻雜濃度以及每個摻雜區的寬度可以根據具體應用需求來確定以使高壓電晶體裝置200的性能得到優化。第3圖示出了根據本發明另一實施例的高壓電晶體裝置300的縱向剖面示意圖。為了簡明且便於理解，高壓電晶體裝置300中的那些功能上與在高壓電晶體裝置100及200中相同的同樣或類似的元件或結構沿用了相同的附圖標記。如第3圖所示，高壓電晶體裝置300可以進一步包括厚介電層114（例如：可以為厚場氧層），覆蓋所述第一阱區105的一部分，並且將漏區103橫向地與柵區106及源區102隔離，其中柵區106的一部分可以延伸至厚介電層114之上，並且所述螺旋阻性場板107形成於厚介電層114（而不再是第一隔離層104）之上。在一個示例性的實施例中，厚介電層114可以包括二氧化矽層。在根據第1A圖、第1B圖、第2圖及第3圖所示的各實施例中，所述多個第一場板1111~1114中的相鄰第一場板之間的容性耦合效果取決於相鄰第一場板間的間距以及它們的截面積。減小多個第一場板1111~1114中的相鄰第一場板之間的間距可以增大相鄰第一場板間的電容，從而使所述多個第一場板1111~1114能夠更有效地改善高壓電晶體裝置100、200及300的動態擊穿電壓。然而，所述多個第一場板1111~1114中相鄰第一場板間能達到的最小間距受製造工藝的限制，例如會受到光刻及刻蝕條件的限制。增大所述多個第一場板1111~1114各自的厚度也可能有助於增大相鄰第一場板間的電容，從而使所述多個第一場板1111~1114更有效。然而，所述多個第一場板1111~1114各自能達到的厚度也受到製造工藝的限制，例如會受到金屬澱積及刻蝕時間等因素的侷限。第4圖示出了根據本發明又一實施例的高壓電晶體裝置400的縱向剖面示意圖。為了簡明且便於理解，高壓電晶體裝置400中的那些功能上與在高壓電晶體裝置100、200及300中相同的同樣或類似的元件或結構沿用了相同的附圖標記。如第4圖所示，高壓電晶體裝置400可以進一步包括：第二介電層115，覆蓋第一介電層108及所述多個第一場板1111~1114；以及多個第二場板1161~1164，圍繞所述源電極109排列於所述第二電介層115上，從源電極109開始，朝漏電極110的方向延伸；其特徵在於，所述多個第二場板1161~1164相互隔離，其中的起始第二場板（例如：第4圖中所示的場板1161）與所述源電極109連接，並且所述多個第二場板1161~1164中的每一個分別對應連接位於其下方的第一場板（例如：如第4圖所示，第二場板1161~1164分別與第一場板1111~1114對應連接），所述多個第二場板1161~1164中的每一個還可以延伸至與對應連接於該第二場板的第一場板相鄰的第一場板上方（例如：如第4圖所示，第二場板1161-、1162、1163分別延伸至第一場板1112-、1113、1114上方，第二場板1164延伸至第一場板1114末端之外）。如4圖所示的示例性實施例中示意出了四個第二場板1161~1164，並且圖中示意第二場板1161~1164為等寬度、等間距的，且以同心圓環的方式排布。根據本發明的其他實施例，每個第二場板的寬度可能不同、每兩個相鄰第二場板之間的間距也可以不同，並且所述多個第二場板的數目也不一定為四個。也就是說，每個第二場板的寬度、每兩個相鄰第二場板之間的間距以及所述多個第二場板的數目都可以根據需要而調整，以使高壓電晶體裝置400的性能在具體應用中得到優化。例如，在一個實施例中，所述多個第二場板1161~1164可能具有不同的寬度，第二場板1161~1164的寬度依次大約為3μm、3μm、2.5μm、3.8μm，每兩個相鄰第二場板間的距離大約為2μm。在一個實施例中，所述多個第二場板的數目不同於四個，例如，所述多個第二場板在位於源電極109和漏電極110之間的所述第二電介層115上幾乎排列滿了，從源電極109開始，朝漏電極110的方向延伸，其中的起始第二場板與源電極109相連接，結束第二場板（例如：第4圖中所示的場板1164）與漏電極110鄰近並且與漏電極110之間形成容性耦合。在另外的實施例中，所述多個第二場板可以具有非同心圓環的布圖排列，例如，可以為多邊形或其他不規則形狀。比如，在一個具有交叉指狀結構的高壓電晶體中，所述多個第二場板可以具有交叉指狀的布圖排列。在一個示例性的實施例中，所述多個第二場板1161~1164可以包括金屬場板。根據本發明的其他實施例，所述多個第二場板1161~1164可以包括由其他導電材料形成的其他導電性場板。根據本發明的一個實施例，可以採用第二介電材料將所述多個第二場板1161~1164彼此隔離。例如，第4圖所示的示例性實施例中，由第一介電層108將所述多個第一場板1111~1114彼此隔離，而所述多個第二場板1161~1164彼此間可以通過一個鈍化層（第4圖中未示出）來隔離。根據本發明的各實施例及其變型實施方式，所述多個第二場板1161~1164可以為調節所述多個第一場板1111~1114及所述多個第二場板1161~1164-相互間的電容提供更大的靈活性，從而有助於進一步增大根據本發明實施例的高壓電晶體裝置的動態擊穿電壓。例如，可以簡單地通過增大每個第二場板延伸至與對應連接於該第二場板的第一場板相鄰的第一場板上方的距離（例如，增大第二場板1161-、1162、1163分別延伸至第一場板1112-、1113、1114上方的距離）來增大所述多個第一場板1111~1114及所述多個第二場板1161~1164相互間的電容。因此，所述多個第二場板1161~1164可以為優化所述螺旋阻性場板107、所述多個第一場板1111~1114及所述多個第二場板1161~1164-相互間的容性耦合效果提供更大的靈活性，從而有助於提高根據本發明實施例的高壓電晶體裝置的動態擊穿電壓。根據本發明各實施例及其變形實施方式的高壓電晶體裝置的有益效果不應該被認為僅僅侷限於以上所述的。根據本發明各實施例的這些及其它有益效果可以通過閱讀本發明的詳細說明及研究各實施例的附圖被更好地理解。第5圖示出了根據本發明一個實施例的形成高壓電晶體裝置的方法的流程示意圖。該方法包括：步驟501，提供具有第一導電類型的半導體層；步驟502，在半導體層中形成具有第二導電類型的第一阱區，其中所述第二導電類型與所述第一導電類型相反；步驟503，在第一阱區中形成具有所述第二導電類型的漏區，並且在半導體層中形成具有所述第二導電類型的源區，其中所述漏區和源區可能具有較高的摻雜濃度；步驟504，在位於源區和漏區之間的半導體層之上形成第一隔離層；步驟505，在靠近源區一側的第一隔離層上形成柵區；步驟506，在位於漏區和柵區之間的第一隔離層上形成螺旋阻性場板，其中所述螺旋阻性場板包括第一端和第二端；步驟507，在步驟506的基礎上形成第一介電層，以覆蓋所述源區、漏區、第一隔離層、柵區及螺旋阻性場板；步驟508，形成源電極和漏電極，其中源電極耦接所述源區及所述螺旋阻性場板的第一端，漏電極耦接所述漏區及所述螺旋阻性場板的第二端；步驟509，在所述第一介電層上形成多個第一場板，其中所述多個第一場板圍繞所述源電極排列，從源電極開始，朝漏電極的方向延伸，並且所述多個第一場板相互隔離，其中的起始場板與所述源電極連接，每一個第一場板均覆蓋所述阻性場板中的一段或多段。根據本發明的一個實施例，形成所述螺旋阻性場板與所述柵區可以共用同一層以便節省工藝步驟及成本。例如，在步驟505，可以先在第一隔離層上形成輕摻雜或者未摻雜的多晶矽層，然後在該多晶矽層中注入第一劑量的N型和/或P型雜質（例如，注入劑量大概在1×1014cm-3到1×1015cm-3的硼）以獲得合適的薄膜電阻（例如，1kohms/square到10kohms/square），使其可以用於形成所述螺旋阻性場板。緊接著，可以對摻雜後的多晶矽層進行掩膜並刻蝕以形成所述螺旋阻性場板及所述柵區，之後在柵區中注入具有更高濃度的第二劑量的N型和/或P型雜質，例如採用與源區/漏區相同的離子注入。根據本發明的一個實施例，形成第一阱區的步驟502可以包括：形成多個具有第二導電類型的摻雜區的步驟，其中，每個摻雜區可以具有與其餘摻雜區不同的摻雜濃度。在一個實施例中，所述多個具有第二導電類型的摻雜區在離漏區最近到離漏區最遠的方向上具有逐步降低的摻雜濃度。根據本發明的一個實施例，形成所述多個具有第二導電類型的摻雜區可以採用一個或者兩個掩膜層。例如，在一個示例性的實施例中，應用第一掩膜層來形成所述多個具有第二導電類型的摻雜區，其中所述第一掩膜層包括多個具有不同尺寸的開孔，因而在隨後的離子注入過程中，尺寸相對較大的開孔可以允許更多的雜質注入半導體層中。因此，位於尺寸相對較大的開孔下方的半導體層比位於尺寸相對較小的開孔下方的半導體層具有更高的摻雜濃度。在一個實施例中，離子注入過程結束後還可以進一步採用擴散步驟（例如：進行高溫退火）以使具有濃度梯度的橫向摻雜區結構更規整。在一個實施例中，還可以進一步採用具有一個開孔的第二掩膜層來為整個所述的多個具有第二導電類型的摻雜區引入背景摻雜濃度，以進一步整體上提高這些摻雜區的摻雜濃度。根據本發明的一個實施例，在步驟503還可以進一步包括在源區周圍形成第二阱區的步驟，其中該第二阱區具有所述的第一導電類型。根據本發明的一個實施例，在步驟503還可以進一步包括：在源區附近形成體接觸區的步驟，其中該體接觸區具有所述第一導電類型並具有較高的摻雜濃度。在一個實施例中，所述體接觸區與所述源電極耦接。在另外的實施例中，在步驟508還可以包括形成獨立的體接觸電極的步驟，這樣所述體接觸區與體接觸電極耦接，而不再與源電極耦接。根據本發明的一個實施例，在步驟502還可以包括在第一阱區下面的半導體層中形成具有第一導電類型的第三阱區，該第三阱區的摻雜濃度高於半導體層的摻雜濃度根據本發明的一個實施例，在步驟508還可以包括形成柵電極的步驟，該柵電極與所述柵區耦接。在一個實施例中，所述螺旋阻性場板的第一端耦接所述柵電極，而不再耦接所述源電極。根據本發明的一個實施例，在步驟504還可以包括在所述第一阱區的一部分上形成厚介電層的步驟，其中所述厚介電層橫向地將漏區與柵區及源區隔離，並且所述柵區的一部分可以延伸至所述厚介電層上。在這種情況下，步驟506中的所述螺旋阻性場板將形成於所述厚介電層上，而不再是形成於所述第一隔離層上。根據本發明的一個實施例，形成高壓電晶體裝置的方法還包括：步驟510，形成第二介電層以覆蓋所述第一介電層及所述多個第一場板；步驟511，在所述第二介電層上形成多個第二場板，其中所述多個第二場板圍繞所述源電極排列於所述第二電介層上，從源電極開始，朝漏電極的方向延伸，並且所述多個第二場板相互隔離，其中的起始第二場板與所述源電極連接，每個第二場板分別對應連接位於其下方的第一場板，而且每個第二場板還可以延伸至與對應連接於該第二場板的第一場板相鄰的第一場板上方。以上對根據本發明各實施例及其變形實施方式形成高壓電晶體裝置的方法及步驟的描述僅為示例性的，並不用於對本發明的進行限定。另外，一些公知的製造步驟、工藝、材料及所用雜質等並未給出或者並未詳細描述，以使本發明清楚、簡明且便於理解。發明所屬技術領域的技術人員應該理解，以上各實施例中描述的方法及步驟可能可以採用不同的順序實現，並不僅僅侷限於所描述的實施例。雖然本說明書中以N溝道高壓電晶體裝置為例對根據本發明各實施例的高壓電晶體裝置及其製造方法進行了示意與描述，但這並不意味著對本發明的限定，本領域的技術人員應該理解這裏給出的結構及原理同樣適用於P溝道高壓電晶體裝置及其它類型的半導體材料及半導體裝置。因此，上述本發明的說明書和實施方式僅僅以示例性的方式對本發明實施例的高壓電晶體裝置及其製造方法進行了說明，並不用於限定本發明的範圍。對於公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術領域的普通技術人員所瞭解。本發明所公開的實施例的其他變化和修改並不超出本發明的精神和保護範圍。
    100、200、300、400、500．．．高壓電晶體裝置
    101、501．．．半導體層
    102、103．．．源區
    104．．．隔離層
    105、112．．．阱區
    1051、1052、1053、1054．．．摻雜區
    106．．．柵區
    107、401．．．螺旋阻性場板
    108．．．介電層
    109．．．源電極
    110．．．漏電極
    111．．．場板
    201．．．雜質(N)
    下面的附圖有助於更好地理解接下來對本發明不同實施例的描述。這些附圖並非按照實際的特徵、尺寸及比例繪製，而是示意性地示出了本發明一些實施方式的主要特徵。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本發明的一些實施例。為簡明起見，不同附圖中具有相同功能的相同或類似的元件或結構採用相同的附圖標記。第1A圖示出了根據本發明一個實施例的高壓電晶體裝置的縱向剖面示意圖；第1B圖示出了對應於第1A圖中所示高壓電晶體裝置的俯視示意圖；第2圖示出了根據本發明另一實施例的高壓電晶體裝置的縱向剖面示意圖；第3圖示出了根據本發明另一實施例的高壓電晶體裝置的縱向剖面示意圖；第4圖示出了根據本發明又一實施例的高壓電晶體裝置的縱向剖面示意圖；第5圖示出了根據本發明一個實施例的形成高壓電晶體裝置的方法的流程示意圖。
    100．．．高壓電晶體裝置
    101．．．半導體層
    102、103．．．源區
    104．．．隔離層
    105、112．．．阱區
    106．．．柵區
    107．．．螺旋阻性場板
    108．．．介電層
    109．．．源電極
    110．．．漏電極
    111．．．場板
    权利要求:
    Claims (20)
    [1] 一種高壓電晶體裝置，包括：半導體層，具有第一導電類型；源區，具有與該第一導電類型相反的第二導電類型，該源區形成於所述半導體層中；漏區，具有所述的第二導電類型，該漏區形成於所述半導體層中，與所述源區相分離；第一隔離層，位於源區和漏區之間的所述半導體層上；第一阱區，具有所述的第二導電類型，形成於所述漏區的週邊，向所述源區延伸，但與所述源區相分離；柵區，位於靠近源區一側的所述第一隔離層上；螺旋阻性場板，位於漏區和柵區之間的所述第一隔離層上，具有第一端和第二端；第一電介層，覆蓋所述源區、漏區、第一隔離層、柵區及螺旋阻性場板；源電極，耦接所述源區和所述阻性場板的第一端；漏電極，耦接所述漏區和所述阻性場板的第二端；以及多個第一場板，圍繞所述源電極排列於所述第一電介層上，從源電極開始，朝漏電極的方向延伸，其中，所述多個第一場板相互隔離，其中的起始第一場板與所述源電極連接，並且所述多個第一場板中的每一個均覆蓋所述螺旋阻性場板中的一段或多段。
    [2] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於，所述第一阱區包括多個具有所述第二導電類型的摻雜區，其中每個摻雜區具有與其餘摻雜區不同的摻雜濃度。
    [3] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於，所述第一阱區包括多個具有所述第二導電類型的摻雜區，其中所述多個具有第二導電類型的摻雜區在離漏區最近到離漏區最遠的方向上具有逐步降低的摻雜濃度。
    [4] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於進一步包括：第二阱區，具有所述第一導電類型，並且形成於所述源區的週邊。
    [5] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於進一步包括：體接觸區，形成於所述源區附近，具有所述第一導電類型，並且與所述源電極耦接。
    [6] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於進一步包括：體接觸區，形成於所述源區附近，具有所述第一導電類型；體接觸電極，與所述源電極和漏電極分離，其中所述體接觸區與所述體接觸電極耦接。
    [7] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於進一步包括：第三阱區，形成於所述第一阱區的下方，具有所述第一導電類型，並具有比所述半導體層更高的摻雜濃度。
    [8] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於，所述螺旋阻性場板的第一端與所述柵區耦接，而不再與所述源電極和源區耦接。
    [9] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於進一步包括：厚介電層，覆蓋所述第一阱區的一部分，將漏區橫向地與柵區及源區隔離；其中，所述柵區的一部分延伸至所述厚介電層之上；並且所述阻性螺旋場板形成於所述厚介電層之上，而不再是形成於所述第一隔離層上。
    [10] 如申請專利範圍第1項所述的高壓電晶體裝置，其特徵在於進一步包括：第二介電層，覆蓋所述第一介電層及所述多個第一場板；及多個第二場板，圍繞所述源電極排列於所述第二電介層上，從源電極開始，朝漏電極的方向延伸；其中，所述多個第二場板相互隔離，其中的起始第二場板所述源電極連接，並且每個第二場板分別對應連接位於其下方的第一場板，每個第二場板延伸至與對應連接於該第二場板的第一場板相鄰的第一場板上方。
    [11] 一種形成高壓電晶體裝置的方法，包括：提供具有第一導電類型的半導體層的步驟；在所述半導體層中形成具有第二導電類型的第一阱區的步驟，其中所述第二導電類型與所述第一導電類型相反；在所述第一阱區中形成具有所述第二導電類型的漏區的步驟；在所述半導體層中形成具有所述第二導電類型的源區的步驟；在位於源區和漏區之間的所述半導體層上形成第一隔離層的步驟；在靠近源區一側的所述第一隔離層上形成柵區的步驟；在位於漏區和柵區之間的所述第一隔離層上形成螺旋阻性場板的步驟，其中所述螺旋阻性場板包括第一端和第二端；形成覆蓋所述源區、漏區、第一隔離層、柵區及螺旋阻性場板的第一介電層的步驟；形成源電極和漏電極的步驟，其中源電極耦接所述源區及所述螺旋阻性場板的第一端，漏電極耦接所述漏區及所述螺旋阻性場板的第二端；在所述第一介電層上形成多個第一場板的步驟，其中所述多個第一場板圍繞所述源電極排列，從源電極開始，朝漏電極的方向延伸，並且所述多個第一場板相互隔離，其中的起始場板與所述源電極連接，並且每一個第一場板均覆蓋所述阻性場板中的一段或多段。
    [12] 如申請專利範圍第11項所述的方法，其特徵在於，在所述半導體層中形成所述第一阱區的步驟包括：在所述半導體層中形成多個具有所述第二導電類型的摻雜區，其中每個摻雜區具有與其餘摻雜區不同的摻雜濃度。
    [13] 如申請專利範圍第11項所述的方法，其特徵在於，在所述半導體層中形成所述第一阱區的步驟包括：在所述半導體層中形成多個具有所述第二導電類型的摻雜區，其中所述多個具有第二導電類型的摻雜區在離漏區最近到離漏區最遠的方向上具有逐步降低的摻雜濃度。
    [14] 如申請專利範圍第11項所述的方法，其特徵在於，進一步包括在所述源區周圍形成第二阱區的步驟，其中所述第二阱區具有所述的第一導電類型。
    [15] 如申請專利範圍第11項所述的方法，其特徵在於，進一步包括在所述源區附近形成具有所述第一導電類型的體接觸區的步驟，其中所述體接觸區與所述源電極耦接。
    [16] 如申請專利範圍第11項所述的方法，其特徵在於，進一步包括：在所述源區附近形成具有所述第一導電類型的體接觸區的步驟；以及形成體接觸電極的步驟；其中，所述體接觸電極與所述漏電極及源電極分離，所述體接觸區與所述體接觸電極耦接。
    [17] 如申請專利範圍第11項所述的方法，其特徵在於，進一步包括：在所述第一阱區下方的所述半導體層中形成第三阱區的步驟，其中，所述第三阱區具有所述的第一導電類型，並且其摻雜濃度高於所述半導體層的摻雜濃度。
    [18] 如申請專利範圍第11項所述的方法，其特徵在於，進一步包括：形成柵電極的步驟，其中所述柵電極耦接所述柵區，並且所述螺旋阻性場板的第一端耦接所述柵電極，而不再耦接所述源電極。
    [19] 如申請專利範圍第11項所述的方法，其特徵在於，進一步包括：在所述第一阱區的一部分上形成厚介電層的步驟；其中所述厚介電層橫向地將漏區與柵區及源區隔離；所述柵區的一部分延伸至所述厚介電層上；所述螺旋阻性場板形成於所述厚介電層上，而不再是形成於所述第一隔離層上。
    [20] 如申請專利範圍第11項所述的方法，其特徵在於，進一步包括：形成第二介電層以覆蓋所述第一介電層及所述多個第一場板的步驟；以及在所述第二介電層上形成多個第二場板的步驟，其中所述多個第二場板圍繞所述源電極排列於所述第二電介層上，從源電極開始，朝漏電極的方向延伸，並且所述多個第二場板相互隔離，其中的起始第二場板與所述源電極連接，每個第二場板分別對應連接位於其下方的第一場板，而且每個第二場板延伸至與對應連接於該第二場板的第一場板相鄰的第一場板上方。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI520336B|2016-02-01|高壓裝置及其製造方法
    TWI501399B|2015-09-21|橫向電晶體及其製造方法
    US9418993B2|2016-08-16|Device and method for a LDMOS design for a FinFET integrated circuit
    US9698258B2|2017-07-04|Semiconductor device
    JP5746699B2|2015-07-08|スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造
    TWI476922B|2015-03-11|橫向雙擴散金屬氧化物半導體（ｌｄｍｏｓ）裝置
    JP5687700B2|2015-03-18|スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス
    US8823093B2|2014-09-02|High-voltage transistor structure with reduced gate capacitance
    TW200423402A|2004-11-01|DMOS device having a trenched bus structure
    TW544932B|2003-08-01|Semiconductor device
    JP3715971B2|2005-11-16|半導体装置
    TWI485860B|2015-05-21|橫向高電壓裝置及其製造方法
    KR20130085751A|2013-07-30|수평형 디모스 트랜지스터 및 그 제조방법
    TWI542004B|2016-07-11|橫向高電壓電晶體及其製造方法
    US9735244B2|2017-08-15|Quasi-vertical structure having a sidewall implantation for high voltage MOS device and method of forming the same
    JP2015146390A|2015-08-13|半導体メモリ装置およびその製造方法
    US9490337B2|2016-11-08|Semiconductor device and method for fabricating the same
    CN113540244A|2021-10-22|用于沟槽场板功率mosfet的终端
    TWI478343B|2015-03-21|半導體結構及其製程
    JP2019176061A|2019-10-10|半導体装置
    TWI721140B|2021-03-11|半導體裝置以及半導體裝置的製造方法
    WO2012157025A1|2012-11-22|半導体装置
    JP2012178411A|2012-09-13|半導体装置
    KR20150142220A|2015-12-22|전력 반도체 소자
    TWI748559B|2021-12-01|橫向雙擴散金屬氧化物半導體場效應電晶體
    同族专利:
    公开号 | 公开日
    CN203325912U|2013-12-04|
    US20130032895A1|2013-02-07|
    TWI520336B|2016-02-01|
    CN103208523A|2013-07-17|
    US8759912B2|2014-06-24|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6680515B1|2000-11-10|2004-01-20|Monolithic Power Systems, Inc.|Lateral high voltage transistor having spiral field plate and graded concentration doping|
    US7719054B2|2006-05-31|2010-05-18|Advanced Analogic Technologies, Inc.|High-voltage lateral DMOS device|
    US7709908B2|2007-08-10|2010-05-04|United Microelectronics Corp.|High-voltage MOS transistor device|
    US8198679B2|2009-05-28|2012-06-12|Monolithic Power Systems, Inc.|High voltage NMOS with low on resistance and associated methods of making|
    US20110062554A1|2009-09-17|2011-03-17|Hsing Michael R|High voltage floating well in a silicon die|
    US8598637B2|2009-09-18|2013-12-03|Monolithic Power Systems, Inc.|High voltage junction field effect transistor with spiral field plate|
    US7964485B1|2009-10-23|2011-06-21|National Semiconductor Corporation|Method of forming a region of graded doping concentration in a semiconductor device and related apparatus|JP5637188B2|2011-09-27|2014-12-10|株式会社デンソー|横型素子を有する半導体装置|
    DE102011056412B4|2011-12-14|2013-10-31|Austriamicrosystems Ag|Hochvolttransistorbauelement und Herstellungsverfahren|
    US9219146B2|2013-12-27|2015-12-22|Monolithic Power Systems, Inc.|High voltage PMOS and the method for forming thereof|
    US9941268B2|2014-03-13|2018-04-10|Taiwan Semiconductor Manufacturing Co., Ltd.|Series resistor over drain region in high voltage device|
    JP6210913B2|2014-03-20|2017-10-11|ルネサスエレクトロニクス株式会社|半導体装置|
    CN106158972B|2015-09-03|2020-04-07|珀尔微斯电子有限公司|制造高压功率场效应管的系统及方法|
    US9431532B1|2015-02-13|2016-08-30|PowerWyse, Inc.|System and method for fabricating high voltage power MOSFET|
    JP6515714B2|2015-07-14|2019-05-22|三菱電機株式会社|トランジスタ|
    US9647075B2|2015-09-16|2017-05-09|Nxp Usa, Inc.|Segmented field plate structure|
    US9893146B1|2016-10-04|2018-02-13|Monolithic Power Systems, Inc.|Lateral DMOS and the method for forming thereof|
    JP6414861B2|2017-09-12|2018-10-31|ルネサスエレクトロニクス株式会社|半導体装置|
    US10790365B2|2018-02-23|2020-09-29|Vanguard International Semiconductor Corporation|Lateral diffused metal oxide semiconductor field effect transistor|
    CN108511516A|2018-06-04|2018-09-07|中山汉臣电子科技有限公司|一种具有新型终端结构的功率半导体器件|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/195,199|US8759912B2|2011-08-01|2011-08-01|High-voltage transistor device|
    [返回顶部]